

(11)Publication number:

2001-318628

(43)Date of publication of application: 16.11.2001

(51)Int.CI.

G09F 9/30 H01L 29/786 H01L 21/336 H05B 33/14

(21)Application number : 2001-053361

(71)Applicant : SEMICONDUCTOR ENERGY LAB CO LTD

(22)Date of filing:

28.02.2001

(72)Inventor: YAMAZAKI SHUNPEI

KOYAMA JUN

INUKAI KAZUTAKA

(30)Priority

Priority

2000050584

Priority


28.02.2000

Priority

JP

(54) LIGHT EMITTING DEVICE AND ELECTRIC APPARATUS

PROBLEM TO BE SOLVED: To prevent deterioration in an EL display device and to improve the opening rate of pixels without increasing the number of masks or without using a black mask. SOLUTION: A first electrode 113 is formed as a gate electrode in another layer from a gate line 145. The semiconductor layer for a TFT for switching a pixel is shielded from light by overlapping with the gate line 145. Thus, deterioration in the TFT is suppressed and a high opening rate of pixels can be obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-318628 (P2001-318628A)

(43)公開日 平成13年11月16日(2001.11.16)


		FI	テーマコート*(参考)
(51) Int.Cl. ⁷ G 0 9 F 9/30	識別記号 3 6 5	G09F 9/30	3 6 5 Z
			3 3 8
	3 3 8	H05B 33/14	Α
H01L 29/786		H01L 29/78	6 1 9 B
21/336			6270
H05B 33/14		審查請求 未請求	t 請求項の数18 OL (全 25 頁)
(21)出願番号 (22)出顧日 (31)優先権主張番号 (32)優先日 (33)優先権主張国	特願2001-53361(P2001-53361) 平成13年2月28日(2001.2.28) 特願2000-50584(P2000-50584) 平成12年2月28日(2000.2.28) 日本(JP)	神奈川 (72)発明者 山崎 神奈川 導体 (72)発明者 小山 神奈/ 導体 (72)発明者 大銅 (72)発明者 犬飼	全社半導体エネルギー研究所 県厚木市長谷398番地 舜平 県厚木市長谷398番地 株式会社半 エネルギー研究所内

(54) 【発明の名称】 発光装置および電気器具

(57)【要約】

【課題】 マスク数を増加させることなく、ブラックマ スクを用いずにEL表示装置の劣化の防止、及び画素開 □率の改善を課題とする。

【解決手段】ゲート配線145とは別の層に第1の電極 113を設け、デート電極とし、画素のスイッチング用 TFTの半導体層はゲート配線145と重ねることによ って遮光して、TFTの劣化を抑え、且つ高い画素開口 率を実現する。



ており.

【特許請求の範囲】

【請求項1】複数のソース配線と、複数のゲート配線 と、複数の電流供給線と、複数の画素とを有する発光装 置であって、

前記複数の画素はスイッチング用TFTと、電流制御用 TFTと、発光素子とをそれぞれ有しており、

前記スイッチング用TFTは、

絶縁表面上にソース領域及びドレイン領域と、前記ソー ス領域と前記ドレイン領域との間に挟まれるチャネル形 成領域とを有する半導体層と、

前記半導体層上に第1絶縁膜と、

前記第 1 絶縁膜上に前記チャネル形成領域と重なる電極 と、

前記第1絶縁膜上にソース配線と、

前記電極及び前記ソース配線を覆う第2絶縁膜と、

前記第2絶縁膜上に前記電極と接続されたゲート配線と を有することを特徴とする発光装置。

【請求項2】請求項1において、前記半導体層は、前記 ゲート配線と重なる領域を有することを特徴とする発光 装置。

【請求項3】請求項2において、前記ゲート配線と重な る領域は、チャネル形成領域を少なくとも含むことを特 徴とする発光装置。

【請求項4】請求項2または請求項3において、前記ゲ **〜ト配線と重なる領域は、前記チャネル形成領域と前記** ドレイン領域との間に存在する領域を少なくとも含むこ とを特徴とする発光装置。

【請求項5】請求項2乃至4のいずれか一において、前 記ゲート配線と重なる領域は、前記チャネル形成領域と 前記ソース領域との間に存在する領域を少なくとも含む 30 ことを特徴とする発光装置。

【請求項6】請求項2乃至5のいずれか一において、前 記半導体層は、複数のチャネル形成領域を有し、

前記ゲート配線と重なる領域は、ある一つのチャネル形 成領域とその他のチャネル形成領域との間に存在する領 域を少なくとも含むことを特徴とする発光装置。

【請求項7】請求項2乃至6のいずれか一において、前 記チャネル形成領域と重なる電極は、ゲート電極である ことを特徴とする発光装置。

【請求項8】請求項1乃至7のいずれか―において、前 記電極及び前記ソース配線は同一材料で形成されたとと を特徴とする発光装置。

【請求項9】請求項1乃至8のいずれか一において、前 記ゲート配線は、導電型を付与する不純物元素がドープ antcpoly-Si, W, WSix, Al, Cu, T a 、C r 、またはM o から選ばれた元素を主成分とする 膜またはそれらの積層膜からなることを特徴とする発光

【請求項10】複数のソース配線と、複数の第1のゲー ト配線と、複数の電流供給線と、複数の第2のゲート配 50

線と、複数の画素とを有する発光装置であって、 前記複数の画素はスイッチング用TFTと、電流制御用 TFTと、消去用TFTと、発光素子とをそれぞれ有し

前記スイッチング用TFTは、

絶縁表面上にソース領域及びドレイン領域と、前記ソー ス領域と前記ドレイン領域との間に挟まれるチャネル形 成領域とを有する半導体層と、

前記半導体層上に第1絶縁膜と、

前記第1絶縁膜上に前記チャネル形成領域と重なる電極 10

前記第1絶縁膜上にソース配線と、

前記電極及び前記ソース配線を覆う第2絶縁膜と、

前記第2絶縁膜上に前記電極と接続された第1のゲート 配線とを有することを特徴とする発光装置。

【請求項11】複数のソース配線と、複数の第1のゲー ト配線と、複数の電流供給線と、複数の第2のゲート配 線と、複数の画素とを有する発光装置であって、

前記複数の画素はスイッチング用TFTと、電流制御用 TFTと、消去用TFTと、発光素子とをそれぞれ有し 20 ており、

前記消去用TFTは、

絶縁表面上にソース領域及びドレイン領域と、前記ソー ス領域と前記ドレイン領域との間に挟まれるチャネル形 成領域とを有する半導体層と、

前記半導体層上に第1絶縁膜と、

前記第1絶縁膜上に前記チャネル形成領域と重なる第1 の電極と、

前記第1絶縁膜上に第2の電極と、

前記第1の電極及び前記第2の電極を覆う第2絶縁膜

前記第2絶縁膜上に前記第1の電極と接続された第2の ゲート配線とを有することを特徴とする発光装置。

【請求項12】請求項11において、前記半導体層は、 前記第2のゲート配線と重なる領域を有することを特徴 とする発光装置。

【請求項13】請求項12において、前記第2のゲート 配線と重なる領域は、チャネル形成領域を少なくとも含 むことを特徴とする発光装置。

【請求項14】請求項11乃至13のいずれか一におい て、前記チャネル形成領域と重なる第1の電極は、ゲー ト電極であることを特徴とする発光装置。

【請求項15】請求項11乃至14のいずれか一におい て、前記第2の電極は電流制御用TFTのゲート電極で あり、且つスイッチング用TFTのドレイン領域と接続 されたことを特徴とする発光装置。

【請求項16】請求項11乃至15のいずれか一におい て、前記第1のゲート配線及び前記第2のゲート配線は 同一材料で形成されたことを特徴とする発光装置。

【請求項17】請求項11乃至16のいずれか一におい

1

て、前記第1のゲート配線及び前記第2のゲート配線 は、導電型を付与する不純物元素がドープされたpol y-Si、W、WSix、Al、Cu、Ta、Cr、ま たはMoから選ばれた元素を主成分とする膜またはそれ らの積層膜からなることを特徴とする発光装置。

【請求項18】請求項1乃至16のいずれか一におい て、前記発光装置を、パーソナルコンピュータ、ビデオ カメラ、携帯型情報端末、デジタルカメラ、デジタルビ デオディスクプレーヤー、または電子遊技機器から選ば れた一つの表示部に用いたことを特徴とする電気器具。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体素子(半導体 薄膜を用いた素子)を基板上に作り込んで形成されたE L(エレクトロルミネッセンス)表示装置及びそのE L 表示装置を表示ディスプレイ (表示部) として用いた電 気器具に関する。

[0002]

【従来の技術】近年、基板上にTFTを形成する技術が 大幅に進歩し、アクティブマトリクス型表示装置への応 20 用開発が進められている。特に、ポリシリコン膜を用い たTFTは、従来のアモルファスシリコン膜を用いたT FTよりも電界効果移動度(モビリティともいう)が高 いので、高速動作が可能である。

【0003】 とのようなアクティブマトリクス型表示装 置は、同一基板上に様々な回路や素子を作り込むことで 製造コストの低減、表示装置の小型化、歩留まりの上 昇、スループットの低減など、様々な利点が得られると して注目されている。

【0004】アクティブマトリクス型EL表示装置は、 各画素のそれぞれにTFTでなるスイッチング素子(以 下、スイッチング素子という)を設け、そのスイッチン グ用TFTによって電流制御を行う駆動素子(以下、電 流制御用TFTという)を動作させてEL層(厳密には 発光層)を発光させる発光装置である。例えば特開平1 0-189252号に記載されたEL表示装置がある。 [0005]

【発明が解決しようとする課題】アクティブマトリクス 型EL表示装置は、光の放射方向で2通りの構造が考え ちれる。一つは、発光素子(以下、EL素子と呼ぶ)か **ら発した光が対向基板を透過して放射されて観測者の目** に入る構造である。この場合、観測者は対向基板側から 画像を認識することができる。もう一つは、EL素子か **5発した光が素子基板を透過して放射されて観測者の目** に入る構造である。この場合、観測者は素子基板側から 画像を認識することができる。

【0006】前者の構造は、外部からの光が対向基板を 透過して、各画素電極の間隙に存在するTFTに照射さ れ、TFTの劣化が生じていた。ただし、外部からの光 はそれほど強力ではないためTFTの劣化は大きいもの

ではなかった。

【0007】一方、一般的に多く用いられている後者の 構造は、EL素子から発した光が素子基板を透過して放 射されるため、EL素子から発した光がTFTに照射さ れ、TFTの劣化が生じ大きな問題となっていた。

【0008】また、表示性能の面から画素には大きな保 持容量を持たせるとともに、高開口率化が求められてい る。各画素が高い開口率を持つことにより光利用効率が 向上し、表示装置の省電力化および小型化が達成でき

【0009】近年、画素サイズの微細化が進み、より高 精細な画像が求められている。 画素サイズの微細化は 1 つの画素に占めるTFT及び配線の形成面積が大きくな り画素開口率を低減させている。

【0010】そこで、規定の画素サイズの中で各画素の 高開口率を得るためには、画素の回路構成に必要な回路 要素を効率よくレイアウトすることが不可欠である。

【0011】以上のように、少ないマスク数で画素開口 率の高いアクティブマトリクス型EL表示装置を実現す るためには、従来にない全く新しい画素構成が求められ ている。

【0012】本発明は、そのような要求に答えるもので あり、マスク数及び工程数を増加させることなく、高い 開□率を実現した画素構造を有するE L表示装置を提供 することを課題とする。

[0013]

40

【課題を解決するための手段】上述した従来技術の課題 を解決するために以下の手段を講じた。

【0014】本発明は、ブラックマトリクスを用いるこ となく、TFT及び画素間を遮光する画素構造を特徴と している。TFTを遮光する手段の一つとして、ゲート 電極とソース配線とを第1絶縁膜上に形成し、活性層と なる半導体層の大部分を第1絶縁膜とは異なる第2絶縁 膜上に形成されたゲート配線で覆うことを特徴としてい る。また、画素間を遮光する手段の一つとして、画素電 極をソース配線と重ねて配置することも特徴としてい

【0015】なお、上記TFTは、画素に配置されたス イッチング用TFT、あるいは電流制御用TFTを指し ている。

【0016】本明細書で開示する発明の構成は、複数の ソース配線と、複数のゲート配線と、複数の電流供給線 と、複数の画素とを有する発光装置であって、前記複数 の画素はスイッチング用TFTと、電流制御用TFT と、発光素子とをそれぞれ有しており、前記スイッチン グ用TFTは、絶縁表面上にソース領域及びドレイン領 域と、前記ソース領域と前記ドレイン領域との間に挟ま れるチャネル形成領域とを有する半導体層(第1の半導 体層200)と、前記半導体層(第1の半導体層20

50 0)上に第1絶縁膜(ゲート絶縁膜)と、前記第1絶縁

膜上に前記チャネル形成領域と重なる電極(第1の電極 113)と、前記第1絶縁膜上にソース配線(115) と、前記電極(第1の電極113)及び前記ソース配線 を覆う第2絶縁膜と、前記第2絶縁膜上に前記電極(第 1の電極113)と接続されたゲート配線(145)と を有することを特徴とする発光装置である。

【0017】また、上記構成において、前記半導体層 (第1の半導体層200、900)は、前記ゲート配線 と重なる領域を有することを特徴としている。

【0018】また、上記ゲート配線と重なる領域は、チ ャネル形成領域、あるいは、前記チャネル形成領域と前 記ドレイン領域との間に存在する領域、あるいは、前記 チャネル形成領域と前記ソース領域との間に存在する領 域を少なくとも含むことを特徴としており、外部からの 光から保護されている。

【0019】また、絶縁膜を介して一つの半導体層上に 複数のゲート電極が存在するマルチゲート構造の場合 は、一つの半導体層に複数のチャネル形成領域が存在し ており、あるチャネル形成領域とその他のチャネル形成 領域との間に存在する領域と重なるように前記ゲート配 20 線を配置することが望ましい。

【0020】また、マスク数の増加を抑えるために、前 記第1絶縁膜上に前記電極及び前記ソース配線が同一材 料で形成され、前記第2絶縁膜上に前記画素電極、前記 接続電極、及び前記ゲート配線が同一材料で形成された ことを特徴としている。

【0021】また、他の発明の構成は、複数のソース配 線と、複数の第1のゲート配線と、複数の電流供給線 と、複数の第2のゲート配線と、複数の画素とを有する 発光装置であって、前記複数の画素はスイッチング用T FTと、電流制御用TFTと、消去用TFTと、発光素 子とをそれぞれ有しており、前記スイッチング用TFT は、絶縁表面上にソース領域及びドレイン領域と、前記 ソース領域と前記ドレイン領域との間に挟まれるチャネ ル形成領域とを有する半導体層(第1の半導体層90 0)と、前記半導体層(第1の半導体層900)上に第 1絶縁膜(ゲート絶縁膜)と、前記第1絶縁膜上に前記 チャネル形成領域と重なる電極(第1の電極805) と、前記第1絶縁膜上にソース配線(803)と、前記 電極(第1の電極805)及び前記ソース配線(80 3)を覆う第2絶縁膜と、前記第2絶縁膜上に前記電極 (第1の電極805) と接続された第1のゲート配線 (801) とを有することを特徴とする発光装置であ

【0022】また、他の発明の構成は、複数のソース配 線と、複数の第1のゲート配線と、複数の電流供給線 と、複数の第2のゲート配線と、複数の画素とを有する 発光装置であって、前記複数の画素はスイッチング用T FTと、電流制御用TFTと、消去用TFTと、発光素 子とをそれぞれ有しており、前記消去用TFTは、絶縁

表面上にソース領域及びドレイン領域と、前記ソース領 域と前記ドレイン領域との間に挟まれるチャネル形成領 域とを有する半導体層と、前記半導体層上に第 1 絶縁膜 (ゲート絶縁膜) と、前記第1絶縁膜上に前記チャネル 形成領域と重なる第1の電極(第3の電極807)と、 前記第1絶縁膜上に第2の電極(第2の電極806) と、前記第1の電極(第3の電極807)及び前記第2 の電極 (第2の電極806) を覆う第2絶縁膜と、前記 第2絶縁膜上に前記第1の電極(第3の電極807)と 接続された第2のゲート配線(802)とを有すること

を特徴とする発光装置である。 【0023】また、上記構成において、前記半導体層 は、前記第2のゲート配線(802)と重なる領域を有 することを特徴としており、少なくともチャネル形成領 域と前記第2のゲート配線(802)が重なる。

【0024】また、上記第2のゲート配線(802)と 重なる領域は、チャネル形成領域、あるいは、前記チャ ネル形成領域と前記ドレイン領域との間に存在する領 域、あるいは、前記チャネル形成領域と前記ソース領域 との間に存在する領域を少なくとも含むことを特徴とし ており、外部からの光から保護されている。

【0025】また、上記構成において、前記チャネル形 成領域と重なる第1の電極 (第3の電極807) は、消 去用TFTのゲート電極である。

【0026】また、上記構成において、前記第2の電極 (第2の電極806) は電流制御用TFTのゲート電極 であり、且つスイッチング用TFTのドレイン領域と接 続されたことを特徴としている。

【0027】また、マスク数の増加を抑えるために、前 記第1のゲート配線及び前記第2のゲート配線は同一材 料で形成されたことを特徴としている。

[0028]

50

【発明の実施の形態】本発明の実施形態について、以下 に説明する。

【0029】本発明のEL表示装置は、基本的な構成と して、素子基板上に画素がマトリクス状に配置されてい る画素部と、画素部を駆動する駆動回路を有している。 [0030]各画素には各々スイッチング用TFTと電

流制御用TFTの二つが形成される。 このときスイッチ ング用TFTのドレインは電流制御用TFTのゲートに 電気的に接続されている。さらに、電流制御用TFTの ドレインには画素電極が電気的に接続される。とうして 画素部が形成される。

【0031】また、画素を駆動するための駆動回路は、 nチャネル型TFTやpチャネル型TFTで形成されて いる。

【0032】本発明の画素構造の具体例を図1に示す。 また、図1に示す画素構造の等価回路を図2に示した。 ただし、ことでは画素内に二つのTFTを形成している 例を示したが、画素内に三つのTFTを形成する画素構 造としてもよい。

【0033】図1及び図2に示すように、画素部は、行 方向に配置されたゲート配線145と、列方向に配置さ れたソース配線115、電流供給線116と、ゲート配 線及びソース配線と接続しているスイッチング用TFT 202と、発光素子204及び電流供給線と接続してい る電流制御用TFT203と、保持容量207とを含ん でいる。

7

【0034】ただし、図1におけるゲート配線は、行方 向に配置された島状の第1の電極113と接続したもの を指している。また、ゲート配線145は第2絶縁膜上 に接して設けられたものである。一方、島状の第1の電 極113は、ソース配線137、電流供給線116と同 様に第1絶縁膜(以下、ゲート絶縁膜とも呼ぶ)上に接 して形成されたものである。

【0035】また、接続電極140は接続電極141、 接続電極143、接続電極144、およびゲート配線1 45と同様に第2絶縁膜(以下、層間絶縁膜とも呼ぶ) 上に形成されたものである。

【0036】また、電流制御用TFTと接続している接 続電極141と接して重なるように画素電極146を配 置する。また、画素電極146の端部はソース配線11 5と重なる。なお、Cの画素電極146を陽極として、 EL層、陰極、保護電極等を形成し、アクティブマトリ クス型E L表示装置が完成する。本明細書では、陽極、 EL層、及び陰極で形成される発光素子をEL素子と呼

፠. 【0037】また、EL層は通常、積層構造となってお り、代表的には、コダック・イーストマン・カンパニー のTangゟが提案した「正孔輸送層/発光層/電子輸 送層」の積層構造が挙げられる。また、他にも正孔注入 層/正孔輸送層/発光層/電子輸送層、または正孔注入 層/正孔輸送層/発光層/電子輸送層/電子注入層の順 に積層する構造でも良い。また、発光層に対して蛍光性 色素等をドービングしてもよい。本明細書において、上 述した正孔注入層、正孔輸送層、発光層、電子輸送層、 電子注入層等の全ての層を総称してEL層に含まれる。 【0038】本発明の画素構造とすることによって、T FTの活性層はゲート配線と重ねることが可能となり、 遮光することができる。

【0039】少なくとも素子基板上のスイッチング用T FTを遮光するため、第1の半導体層200のうち少な くともチャネル形成領域は、ゲート配線145により遮 光されるよう配置する。また、チャネル形成領域以外に も、チャネル形成領域と前記ドレイン領域との間に存在 する領域(LDD領域、オフセット領域等)や、チャネ ル形成領域と前記ソース領域との間に存在する領域をゲ ート配線145により遮光することが望ましい。また、 図1の構造はマルチゲート構造となっているため一つの 半導体層には、複数のチャネル形成領域が存在してい

る。従って、あるチャネル形成領域とその他のチャネル 形成領域との間に存在する領域もゲート配線145によ って遮光することが望ましい。

【0040】なお、スイッチング用TFTをマルチゲー ト構造とすることによってスイッチング用TFTのオフ 電流を下げることができる。また、電流制御用TFTを マルチゲート構造とすれば、電流制御用TFTの熱によ る劣化を抑えることができる。

【0041】とのゲート配線145は、ゲート電極とな る第1の電極113が設けられた絶縁膜とは異なる絶縁 膜上に接して形成されている。

【0042】 このような構成とすることによって、素子 基板のスイッチング用TFTは、ゲート配線145によ り遮光することができる。

[0043]また、一つの画素のコンデンサ(保持容 量、補助容量とも言う)は、第2の半導体層201を覆 う絶縁膜を誘電体とし、第2の半導体層201と、第2 の電極114とで形成している。この第2の半導体層は 保持容量を構成する一方の電極の機能を有するとともに 電流制御用TFTの活性層としても機能する。また、第 2の電極114は、保持容量を構成する一方の電極の機 能を有するとともに接続電極143によってスイッチン グ用TFTのドレイン領域と電気的に接続している。さ らに、第2の電極114の一部は、電流制御用TFTの ゲート電極として機能する。

【0044】また、電流制御用TFTはpチャネル型T FTであり、第2の半導体層の一部にはp型を付与する 不純物元素が添加されている。保持容量の一方の電極と なる第2の半導体層の部分にもp型を付与する不純物元 素が添加されている。

【0045】なお、ととでは第2の電極を用いて保持容 量を形成しているが、特に限定されず、容量配線や容量 電極を配置する画素構造としてもよい。

【0046】また、図1に示す画素構造を有する画素部 と駆動回路とを有する素子基板を形成するために必要な マスク数は、6枚とすることができる。即ち、1枚目 は、第1の半導体層200及び第2の半導体層201を パターニングするマスク、2枚目は、第1の電極11 3、第2の電極114、ソース配線115、及び電流供 40 給線116をバターニングするマスク、3枚目は、第2 の半導体層201にp型を付与する不純物元素を添加す る際、n チャネル型TFTを覆うためのマスク、4枚目 は、第1の半導体層と第2の半導体層と第1の電極と第 2の電極とソース配線と電流供給線とにそれぞれ達する コンタクトホールを形成するマスク、5枚目は、接続電 極140、141、143、144、及びゲート配線1 45をパターニングするためのマスク、6枚目は画素電 極146をバターニングするためのマスクである。

【0047】以上のように、図1に示す画素構造とした 50 場合、少ないマスク数で画素開口率の高いアクティブマ

トリクス型EL表示装置を実現することができる。 【0048】以上の構成でなる本発明について、以下に 示す実施例でもってさらに詳細な説明を行うこととす

[0049]

【実施例】[実施例1]本発明の実施例について図3~図 6を用いて説明する。ととでは、画素部とその周辺に設 けられる駆動回路部のTFTを同時に作製する方法につ いて説明する。なお、ととでは、1つの画素に2つのT FTを有する画素構造を示す。但し、説明を簡単にする ために、駆動回路に関しては基本回路であるCMOS回 路を図示することとする。

【0050】まず、図3 (A) に示すように、ガラス基 板100上に下地膜101を300mmの厚さに形成す る。本実施例では下地膜101として窒化酸化珪素膜を 積層して用いる。との時、ガラス基板100に接する方 の窒素濃度を10~25 w t%としておくと良い。

【0051】また、下地膜101の一部として、材料と しては、珪素を含む絶縁膜(特に窒化酸化珪素膜又は窒 化珪素膜が好ましい)を用いることができる。電流制御 用TFTは大電流を流すことになるので発熱しやすく、 なるべく近いところに放熱効果のある絶縁膜を設けてお くことは有効である。

【0052】次に、下地膜101の上に50nmの厚さ の非晶質珪素膜(図示せず))を公知の成膜法で形成す る。なお、非晶質珪素膜に限定する必要はなく、非晶質 構造を含む半導体膜(微結晶半導体膜を含む)であれば 良い。さらに非晶質シリコンゲルマニウム膜などの非晶 質構造を含む化合物半導体膜でも良い。また、膜厚は2 $0 \sim 100$ nmの厚さであれば良い。

【0053】そして、公知の技術により非晶質珪素膜を 結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはボ リシリコン膜ともいう)102を形成する。公知の結晶 化方法としては、電熱炉を使用した熱結晶化方法、レー ザー光を用いたレーザーアニール結晶化法、赤外光を用 いたランプアニール結晶化法がある。本実施例では、X eClガスを用いたエキシマレーザー光を用いて結晶化 する。

【0054】なお、本実施例では線状に加工したパルス 発振型のエキシマレーザー光を用いるが、矩形であって も良いし、連続発振型のアルゴンレーザー光や連続発振 型のエキシマレーザー光を用いることもできる。

【0055】本実施例では結晶質珪素膜をTFTの活性 層として用いるが、非晶質珪素膜を用いることも可能で ある。また、オフ電流を低減する必要のあるスイッチン グ用TFTの活性層を非晶質珪素膜で形成し、電流制御 用TFTの活性層を結晶質珪素膜で形成することも可能 である。非晶質珪素膜はキャリア移動度が低いため電流 を流しにくくオフ電流が流れにくい。即ち、電流を流し にくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の

両者の利点を生かすことができる。

【0056】次に、図3(B)に示すように、結晶質珪 素膜102上に酸化珪素膜でなる保護膜103を130 nmの厚さに形成する。この厚さは100~200nm (好ましくは130~170nm) の範囲で選べば良 い。また、珪素を含む絶縁膜であれば他の膜でも良い。 **との保護膜103は不純物を添加する際に結晶質珪素膜** が直接プラズマに曝されないようにするためと、微妙な 濃度制御を可能にするために設ける。

【0057】そして、その上にレジストマスク104 a、104bを形成し、保護膜103を介してn型を付与 する不純物元素(以下、n型不純物元素という)を添加 する。なお、n型不純物元素としては、代表的には15 族に属する元素、典型的にはリン又は砒素を用いること ができる。なお、本実施例ではホスフィン(PH₃)を 質量分離しないでプラズマ励起したプラズマドーピング 法を用い、リンを1×1018 atoms/cm3の濃度で添加す る。勿論、質量分離を行うイオンインブランテーション 法を用いても良い。

【0058】との工程により形成されるn型不純物領域 105には、n型不純物元素が2×10¹⁶~5×10¹⁹ atoms/cm³ (代表的には5×10¹⁷~5×10¹⁸ atoms/c ㎡) の濃度で含まれるようにドーズ量を調節する。

【0059】次に、図3 (C) に示すように、保護膜 1 03およびレジスト104a、104bを除去し、添加 した15族に属する元素の活性化を行う。活性化手段は 公知の技術を用いれば良いが、本実施例ではエキシマレ ーザー光の照射により活性化する。勿論、バルス発振型 でも連続発振型でも良いし、エキシマレーザー光に限定 する必要はない。但し、添加された不純物元素の活性化 が目的であるので、結晶質珪素膜が溶融しない程度のエ ネルギーで照射することが好ましい。なお、保護膜10 3をつけたままレーザー光を照射しても良い。

【0060】なお、とのレーザー光による不純物元素の 活性化に際して、熱処理による活性化を併用しても構わ ない。熱処理による活性化を行う場合は、基板の耐熱性 を考慮して450~550℃程度の熱処理を行えば良

【0061】この工程によりn型不純物領域105の端 部、即ち、n型不純物領域105の周囲に存在するn型 不純物元素を添加していない領域との境界部(接合部) が明確になる。とのことは、後にTFTが完成した時点 において、LDD領域とチャネル形成領域とが非常に良 好な接合部を形成しうることを意味する。

【0062】次に、図3(D)に示すように、結晶質珪 素膜の不要な部分を除去して、島状の半導体膜(以下、 活性層という) 106~109を形成する。

【0063】次に、図3 (E) に示すように、活性層 1 ○6~109を覆ってゲート絶縁膜110を形成する。

ゲート絶縁膜110としては、10~200nm、好ま

しくは50~150nmの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では110nm厚の窒化酸化珪素膜を用いる。

【0064】次に、200~400nm厚の導電膜を形成し、パターニングしてゲート電極111~114、ソース配線115、及び電流供給線116を形成する。このゲート電極111~114、ソース配線115、及び電流供給線116の端部をテーパー状にすることもできる。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのための配線(以下、ゲート配線という)とを別の絶縁膜上に形成する。

【0065】また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、上述のように微細加工が可能、具体的には2μm以下の線幅にパターニング可能な材料が好ましい。

【0066】代表的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素で 20なる膜、または前記元素の窒化物膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo-W合金、Mo-Ta合金)、または前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)を用いることができる。勿論、単層で用いても積層して用いても良い。

【0067】本実施例では、50nm厚の窒化タングステン(WN)膜と、350nm厚のタングステン(W)膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてXe、Ne等の不活性ガスを添加すると応力による膜はがれを防止することができる。

【0068】また、この時、ゲート電極112はn型不純物領域105の一部とゲート絶縁膜110を挟んで重なるように形成する。この重なった部分が後にゲート電極と重なったLDD領域となる。

【0069】次に、図4(A)に示すように、ゲート電極 $111\sim114$ を含む第1の電極をマスクとして自己整合的にn型不純物元素(本実施例ではリン)を添加する。こうして形成される不純物領域 $117\sim124$ にはn型不純物領域 $10501/2\sim1/10$ (代表的には $1/3\sim1/4$)の濃度でリンが添加されるように調節する。具体的には、 $1\times10^{16}\sim5\times10^{18}$ atoms/cm²(典型的には $3\times10^{17}\sim3\times10^{18}$ atoms/cm²)の濃度が好ましい。

【0070】次に、図4(B)に示すように、ゲート電極等を覆う形でレジストマスク125a~125dを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不純物領域126~130を形成す

る。ことでもホスフィン(PH_1)を用いたイオンドープ法で行い、この領域のリンの濃度は $1\times10^{20}\sim1\times10^{21}$ atoms/ cm^3 (代表的には $2\times10^{20}\sim5\times10^{21}$ atoms/ cm^3)となるように調節する。

【0071】この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成されるが、スイッチング用TFTでは、図4(A)の工程で形成したn型不純物領域120~122の一部を残す。

【0072】次に、図4(C)に示すように、レジストマスク $125a\sim126$ dを除去し、新たにレジストマスク131 を形成する。そして、p型不純物元素(本実施例ではボロン)を添加し、高濃度にボロンを含む不純物領域 $132\sim135$ を形成する。とこではジボラン(B_1H_6)を用いたイオンドーブ法により $3\times10^{20}\sim3\times10^{21}$ atoms/cm³(代表的には $5\times10^{20}\sim1\times10^{21}$ atoms/cm³)濃度となるようにボロンを添加する。【0073】なお、不純物領域 $132\sim135$ には既に $1\times10^{20}\sim1\times10^{21}$ atoms/cm³の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添加される。そのため、予め形成されていた11 ないた11 の不純物領域として機能する。

【0074】次に、図4(D)に示すように、レジスト マスク131を除去する。

[0075]次に、図5(A)に示すように、第1層間絶縁膜136を形成した後、それぞれの濃度で添加されたれ型またはp型不純物元素を活性化する。第1層間絶縁膜136としては、珪素を含む絶縁膜を単層で用いるか、2種類以上の珪素を含む絶縁膜を組み合わせた積層膜を用いれば良い。また、膜厚は400nm~1.5μmとすれば良い。本実施例では、200nm厚の窒化酸化珪素膜を形成した。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、550℃、4時間の熱処理を行う。

【0076】このとき、第1層間絶縁膜はゲート電極の酸化を防止する役目を果たしている。

【0077】さらに、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行い水素化処理を行う。との工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

【0078】なお、第1層間絶縁膜136に積層膜を用いる場合、一つの層を形成する工程と他の層を形成する工程との間に水素化処理を行っても良い。

【0079】次に、活性化工程が終了したら図5(B) に示すように、第2層間絶縁膜137を形成した後、第 1層間絶縁膜136、第2層間絶縁膜137、及びゲー ト絶縁膜110に対してコンタクトホールを形成し、各

50

配線(接続電極を含む)138~145をパターニング 形成した後、接続電極141に接する画素電極146を パターニング形成する。なお、図1は、この画素電極1 46形成後での上面図を示しており、図1中の点線A-A'または点線B-B'で切断した断面図が図5(B) にそれぞれ対応している。

【0080】第2層間絶縁膜137としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブデン)等を使用することができる。特に、第2層間絶縁膜345は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは $1\sim5~\mu{\rm m}$ (さらに好ましくは $2\sim4~\mu{\rm m}$)とすれば良い。

【0081】コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、n型の不純物領域126~130またはp型の不純物領域132~135に達するコンタクトホール、ソース配線115に達するコンタクトホール、電流供給線116に達するコンタクトホール、及びゲート電極113に達するコンタクトホール(図示せず)をそれぞれ形成する。

【0082】また、配線(接続電極を含む)138~145として、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッタ法で連続形成した3層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜でも良い。

【0083】また、138はp型の不純物領域132と接続するソース配線、139はn型の不純物領域127と接続するソース配線、142はp型の不純物領域133及びn型の不純物領域126と接続するドレイン配線である。また、140はソース配線115とn型の不純物領域128とを接続する接続電極である。また、144は電流供給線116とp型の不純物領域135とを接続する接続電極である。また、図5では図示しないが、145はゲート配線であり、ゲート電極113とコンタ

クトホールを通じて接続されている。また、図5では図 示しないが、143はn型の不純物領域130とゲート 電極114とを接続する接続電極である。141は後の 工程で形成する画素電極とp型の不純物領域134とを 接続する接続電極である。

【0084】また、本実施例では、画素電極146としてITO膜を110nmの厚さに形成し、パターニングを行った。画素電極146を接続電極141と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに2~20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。この画素電極146がEL素子の陽極となる。

【0085】次に、珪素を含む絶縁膜(本実施例では酸化珪素膜)を500nmの厚さに形成し、画素電極14

6に対応する位置に開口部を形成して第3層間絶縁膜147を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーバー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するEL層の劣化が顕著な問題となってしまう。

[0086]次に、EL層148及び陰極 (MgAg電極) 149を、真空蒸着法を用いて大気解放しないで連続形成する。なお、EL層148の膜厚は800~200nm (典型的には100~120nm)、陰極149の厚さは180~300nm (典型的には200~250nm) とすれば良い。

[0087] との工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次、 EL層及び陰極を形成する。但し、EL層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にEL層及び陰極を形成するのが好ましい。

【0088】即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のEL層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のEL層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のEL層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にEL層及び陰極を形成するまで真空を破らずに処理することが好ましい。

【0089】 CCではRGBに対応した三種類のEL素子を形成する方式を用いたが、白色発光のEL素子とカラーフィルタを組み合わせた方式、青色または青緑発光のEL素子と蛍光体(蛍光性の色変換層:CCM)とを組み合わせた方式、陰極(対向電極)に透明電極を利用してRGBに対応したEL素子を重ねる方式などを用いてもよい。

[0090]なお、EL層148としては公知の材料を 40 用いることができる。公知の材料としては、駆動電圧を 考慮すると有機材料を用いるのが好ましい。例えば正孔 注入層、正孔輸送層、発光層及び電子注入層でなる4層 構造をEL層とすれば良い。また、本実施例ではEL素 子の陰極としてMgAg電極を用いた例を示すが、公知 の他の材料であっても良い。

【0091】次いで、EL層及び陰極を覆って保護電極 150を形成する。この保護電極150としてはアルミ ニウムを主成分とする導電膜を用いれば良い。保護電極 150はEL層及び陰極を形成した時とは異なるマスク を用いて真空蒸着法で形成すれば良い。また、EL層及 15 び陰極を形成した後で大気解放しないで連続的に形成す ることが好ましい。

【0092】最後に、窒化珪素膜でなるパッシベーション膜151を300nmの厚さに形成する。実際には保護電極150がEL層を水分等から保護する役割を果たすが、さらにパッシベーション膜151を形成しておくてとて、EL素子の信頼性をさらに高めることができる

る。 【0093】 こうして図5 (C) に示すような構造のアクティブマトリクス型EL表示装置が完成する。ところで、本実施例のアクティブマトリクス型EL表示装置は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。

[0094]まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路を形成するСМО S回路のn チャネル型TFT 205として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング回路(サンプル及びホールド回路)などが含まれ 20る。デジタル駆動を行う場合には、D/Aコンバータなどの信号変換回路も含まれうる。

【0095】本実施例の場合、図5 (C) に示すように、nチャネル型205の活性層は、ソース領域152、ドレイン領域153、LDD領域154及びチャネル形成領域155を含み、LDD領域154はゲート絶縁膜110を挟んでゲート電極112と重なっている。【0096】ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配慮である。また、このnチャネル型TFT205はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、LDD領域154は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい

【0097】また、CMOS回路のpチャネル型TFT206は、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。勿論、nチャネル型TFT205と同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。【0098】なお、駆動回路の中でもサンプリング回路は他の回路と比べて少し特殊であり、チャネル形成領域を双方向に大電流が流れる。即ち、ソース領域とドレイン領域の役割が入れ替わるのである。さらに、オフ電流値を極力低く抑える必要があり、そういった意味でスイッチング用TFTと電流制御用TFTの中間程度の機能を有するTFTを配置することが望ましい。

【0099】なお、実際には図5(C)まで完成した ち、さらに外気に曝されないように気密性の高い保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム 50

等)やセラミックス製シーリングカンなどのハウジング 材でパッケージング(封入)することが好ましい。その 際、ハウジング材の内部を不活性雰囲気にしたり、内部 に吸湿性材料(例えば酸化バリウム)を配置することで EL層の信頼性(寿命)が向上する。

【0100】また、バッケージング等の処理により気密性を高めたち、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター(フレキシブルブリントサーキット: FPC)を取り付けて製品として完成する。このような出荷できる状態にまでしたEL表示装置を本明細書中ではELモジュールという。

【0 1 0 1 】なお、図6 (A) は上記作製方法で得られたE L モジュール (E L 表示装置)の上面図であり、図6 (B) はその断面図である。

【0102】図6(A)において、4001は基板、4002は画素部、4003はソース側駆動回路、4004はゲート側駆動回路であり、それぞれの駆動回路は配線4005を経てFPC(フレキシブルブリントサーキット)4006に至り、外部機器へと接続される。

【0103】このとき、画素部4002、ソース側駆動回路4003及びゲート側駆動回路4004を囲むようにして第1シール材4101、カバー材4102、充填材4103及び第2シール材4104が設けられている。

【0104】また、図6(B)は図6(A)をA-A'で切断した断面図に相当し、基板4001の上にソース側駆動回路4003に含まれる駆動TFT(但し、ことではnチャネル型TFTとpチャネル型TFTを図示している。)4201及び画素部4002に含まれる電流制御用TFT(EL素子への電流を制御するTFT)4202が形成されている。

【0105】本実施例では、駆動TFT4201には図5(C)のpチャネル型TFTまたはnチャネル型TFTと同じ構造のTFTが用いられ、電流制御用TFT4202には図5(C)のpチャネル型TFTと同じ構造のTFTが用いられる。また、画素部4002には電流制御用TFT4202のゲートに接続された保持容量(図示せず)が設けられる。

40 【0106】電流制御用TFT4202のドレイン配線 に重ねて画素TFT4202のドレインと電気的に接続 する画素電極 (陽極) 4302が形成される。画素電極 4302としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズ との化合物、酸化インジウムと酸化亜鉛との化合物、酸 化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。

[0107] そして、画素電極4302の上には絶縁膜4303が形成され、絶縁膜4303は画素電極430

2の上に開口部が形成されている。 この開口部におい て、画素電極4302の上にはEL(エレクトロルミネ ッセンス)層4304が形成される。EL層4304は 公知の有機EL材料または無機EL材料を用いることが できる。また、有機EL材料には低分子系(モノマー 系) 材料と髙分子系 (ポリマー系) 材料があるがどちら を用いても良い。また、EL層として一重項励起により 発光 (蛍光) する発光材料(シングレット化合物)から なる薄膜、または三重項励起により発光 (リン光) する 発光材料 (トリプレット化合物) からなる薄膜を用いる ことができる。

【0108】EL層4304の形成方法は公知の蒸着技 術もしくは塗布法技術を用いれば良い。また、EL層の 構造は正孔注入層、正孔輸送層、発光層、電子輸送層ま たは電子注入層を自由に組み合わせて積層構造または単 層構造とすれば良い。

【0109】EL層4304の上には遮光性を有する導 電膜(代表的にはアルミニウム、銅もしくは銀を主成分 とする導電膜またはそれらと他の導電膜との積層膜)か らなる陰極4305が形成される。また、陰極4305 とEL層4304の界面に存在する水分や酸素は極力排 除しておくことが望ましい。従って、真空中で両者を連 続成膜するか、EL層4304を窒素または希ガス雰囲 気で形成し、酸素や水分に触れさせないまま陰極430 5を形成するといった工夫が必要である。本実施例では マルチチャンバー方式(クラスターツール方式)の成膜 装置を用いることで上述のような成膜を可能とする。

【0110】そして陰極4305は4306で示される 領域において配線4005に電気的に接続される。配線 4005は陰極4305に所定の電圧を与えるための配 線であり、異方導電性フィルム4307を介してFPC 4006に電気的に接続される。

【0111】以上のようにして、画素電極(陽極)43 02、EL層4304及び陰極4305からなるEL素 子が形成される。このEL素子は、第1シール材410 1及び第1シール材4101によって基板4001に貼 り合わされたカバー材4102で囲まれ、充填材410 3により封入されている。

【0112】カバー材4102としては、ガラス材、金 属材(代表的にはステンレス材)、セラミックス材、ブ ラスチック材(ブラスチックフィルムも含む)を用いる ことができる。プラスチック材としては、FRP(Fi berglass-Reinforced Plast ics) 板、PVF(ポリビニルフルオライド) フィル ム、マイラーフィルム、ポリエステルフィルムまたはア クリル樹脂フィルムを用いることができる。また、アル ミニウムホイルをPVFフィルムやマイラーフィルムで 挟んだ構造のシートを用いることもできる。

ー材側に向かう場合にはカバー材は透明でなければなら 50 できるのであれば、他の作製工程を用いても問題はな 【0113】但し、EL素子からの光の放射方向がカバ

ない。その場合には、ガラス板、プラスチック板、ポリ エステルフィルムまたはアクリルフィルムのような透明 物質を用いる。

【0114】また、充填材4103としては紫外線硬化 樹脂または熱硬化樹脂を用いることができ、PVC(ポ リビニルクロライド)、アクリル、ポリイミド、エポキ シ樹脂、シリコーン樹脂、PVB(ポリビニルブチラ ル) またはEVA (エチレンビニルアセテート) を用い ることができる。この充填材4103の内部に吸湿性物 質 (好ましくは酸化バリウム) もしくは酸素を吸着しう る物質(酸化防止剤等)を設けておくとEL素子の劣化 を抑制できる。

【0115】また、充填材4103の中にスペーサを含 有させてもよい。このとき、スペーサを酸化バリウムで 形成すればスペーサ自体に吸湿性をもたせることが可能 である。また、スペーサを設けた場合、スペーサからの 圧力を緩和するバッファ層として陰極4305上に樹脂 膜を設けることも有効である。

【0116】また、配線4005は異方導電性フィルム 4307を介してFPC4006に電気的に接続され る。配線4005は画素部4002、ソース側駆動回路 4003及びゲート側駆動回路4004に送られる信号 をFPC4006に伝え、FPC4006により外部機 器と電気的に接続される。

【0117】また、本実施例では第1シール材4101 の露呈部及びFPC4006の一部を覆うように第2シ ール材4104を設け、E L 素子を徹底的に外気から遮 断する構造となっている。こうして、図6 (A) の外観 を有し、図6 (B) 及び図5 (C) の断面構造を有する EL表示装置となる。

【0118】[実施例2]実施例1では、結晶質珪素膜1 02の形成手段としてレーザー結晶化を用いているが、 本実施例では異なる結晶化手段を用いる場合について説 明する。

【0119】本実施例では、非晶質珪素膜を形成した 後、特開平7-130652号公報に記載された技術を 用いて結晶化を行う。同公報に記載された技術は、結晶 化を促進(助長)する触媒として、ニッケル等の元素を 用い、結晶性の高い結晶質珪素膜を得る技術である。

【0120】また、結晶化工程が終了した後で、結晶化 に用いた触媒を除去する工程を行っても良い。その場 合、特開平10-270363号若しくは特開平8-3 30602号に記載された技術により触媒をゲッタリン グすれば良い。

【0121】また、本出願人による特願平11-076 967号の出願明細書に記載された技術を用いてTFT を形成しても良い。

【0122】以上のように、実施例1に示した作製工程 は一実施例であって、図1又は図5 (C) の構造が実現

いん

【0123】〔実施例3〕本発明のEL表示装置を駆動 するにあたって、画像信号としてアナログ信号を用いた アナログ駆動を行うこともできるし、デジタル信号を用 いたデジタル駆動を行うこともできる。

19

【0124】アナログ駆動を行う場合、スイッチング用 TFTのソース配線にはアナログ信号が送られ、その階 調情報を含んだアナログ信号が電流制御用TFTのゲー ト電圧となる。そして、電流制御用TFTでEL素子に 流れる電流を制御し、EL素子の発光強度を制御して階 10 調表示を行う。

【0125】一方、デジタル駆動を行う場合、アナログ 的な階調表示とは異なり、時分割階調方式と呼ばれる階 調表示を行う。即ち、発光時間の長さを調節すること で、視覚的に色階調が変化しているように見せる。

【0126】EL素子は液晶素子に比べて非常に応答速 度が速いため、高速で駆動することが可能である。その ため、1フレームを複数のサブフレームに分割して階調 表示を行う時分割階調方式に適した素子であると言え る。

【0127】このように、本発明は素子構造に関する技 術であるので、駆動方法は如何なるものであっても構わ ない。

【0128】なお、本実施例の構成は、実施例1または 実施例2の構成とも自由に組み合わせることが可能であ

る。 【0129】〔実施例4〕本実施例では、実施例1とは 異なる画素構造の上面図を図7(A)に示す。なお、本 実施例は、保持容量の構成が異なるのみであり、それ以 外の構成は実施例1とほぼ同一である。また、図7

(B) は図7 (A) 中の点線C-C'で切断した断面 図、図7 (C) は図7 (A) 中の点線D-D'で切断し た断面図を示している。なお、同じ符号を用いた部分は それぞれ実施例1と対応している。

【0130】まず、実施例1に従って図5(A)の状態 を得る。ただし、実施例1とは第2の電極の形状が多少 異なり、後の工程で形成される容量電極と接続する部分 を有している。次いで、有機樹脂からなる層間絶縁膜を 形成し、エッチングを行いコンタクトホールを形成す る。本実施例では、第2の電極に達する2個のコンタク トホールが形成される。また、本実施例では、まず、有 機樹脂からなる層間絶縁膜を選択的に除去して、コンタ クトホール部分と電流供給線と重なる部分を除去する。 次いで、マスクを1枚増やし、電流供給線と重なる部分 の層間絶縁膜136をマスクで覆った後、エッチングを 行いコンタクトホールを形成する。こうして、電流供給 線と重なる部分とコンタクトホール部分とが除去された 層間絶縁膜702が得られる。

【0131】次いで、ゲート配線145、接続電極14 1、143、144、及び容量電極703を形成する。

この容量電極703は、第2の電極701と電気的に接 続されている電極である。 こうして、 図7 (C) に示す ように第1絶縁膜136を誘電体として容量電極703 と電流供給線116とで保持容量が形成される。

【0132】とのような構成とすることでさらなる保持 容量の増加を図ることができる。

【0133】なお、図7(B)において示したように、 実施例1と同様に絶縁膜110を誘電体として第2の半 導体層201と第2の電極701とで保持容量が形成さ れる。

【0134】なお、本実施例は実施例1乃至3のいずれ か一と自由に組み合わせることができる。

【0135】 [実施例5] 実施例1ではE L層として有 機EL材料を用いることが好ましいとしたが、本発明は 無機EL材料を用いても実施できる。但し、現在の無機 EL材料は非常に駆動電圧が高いため、そのような駆動 電圧に耐えうる耐圧特性を有するTFTを用いなければ ならない。

【0136】または、将来的にさらに駆動電圧の低い無 20 機EL材料が開発されれば、本発明に適用することは可 能である。

【0137】また、本実施例の構成は、実施例1~3の いずれの構成とも自由に組み合わせることが可能であ

【0138】〔実施例6〕本発明において、EL層とし て用いる有機物質は低分子系有機物質であってもポリマ 一系(高分子系)有機物質であっても良い。低分子系有 機物質はAlq』(トリス-8-キノリライト-アルミ ニウム)、TPD(トリフェニルアミン誘導体)等を中 30 心とした材料が知られている。ポリマー系有機物質とし て、π共役ポリマー系の物質が挙げられる。代表的に は、PPV(ポリフェニルビニレン)、PVK(ポリビ ニルカルバゾール)、ポリカーボネート等が挙げられ

【0139】ポリマー系(高分子系)有機物質は、スピ ンコーティング法(溶液塗布法ともいう)、ディッピン グ法、ディスペンス法、印刷法またはインクジェット法 など簡易な薄膜形成方法で形成でき、低分子系有機物質 に比べて耐熱性が高い。

【0140】また、本発明のELディスプレイが有する EL素子において、そのEL素子が有するEL層が、電 子輸送層と正孔輸送層とを有している場合、電子輸送層 と正孔輸送層とを無機の材料、例えば非晶質のSiまた は非晶質のSi_{1-x}С_x等の非晶質半導体で構成しても良

【0141】非晶質半導体には多量のトラップ準位が存 在し、かつ非晶質半導体が他の層と接する界面において 多量の界面準位を形成する。そのため、EL素子は低い 電圧で発光させることができるとともに、高輝度化を図 50 ることもできる。

【0142】また、有機EL層にドーパント(不純物) を添加し、有機EL層の発光の色を変化させても良い。 ドーパントとしてDCM1、ナイルレッド、ルブレン、 クマリン6、TPB、キナクドリン等が挙げられる。 【0143】 〔実施例7〕本実施例では、1つの画素に

3つのTFTを有する画素構造を示す。

【0144】本発明の画素構造の具体例の一つを図8に 示す。また、図8に示す画素構造の等価回路を図9に示 した。

【0145】図8及び図9に示すように、画素部は、行 10 方向に配置された第1のゲート配線801、第2のゲー ト配線802と、列方向に配置されたソース配線80 3、電流供給線804とを有している。また、画素部 は、第1のゲート配線801と接続している第1の電極 805の一部をゲート電極とし、接続電極808によっ てソース配線803と接続しているスイッチング用TF T902を有している。また、画素部は、接続電極81 0によって発光素子904と接続し、接続電極811に よって電流供給線804と接続している電流制御用TF T903を有している。また、画素部は、第2のゲート 配線802と接続している第3の電極807の一部をゲ ート電極とし、接続電極813によって電流供給線80 4 と接続している消去用TFT906を有している。

【0146】また、各TFTは互いに接続しており、消 去用TFT906は接続電極812によって電流制御用 TFTのゲート電極と接続されており、電流制御用TF T903は、接続電極809によってスイッチング用T FTのドレイン領域と接続されている。

【0147】ただし、第1のゲート配線801は、行方 向に配置された島状の第1の電極805と接続したもの を指している。また、第1のゲート配線801は第2絶 縁膜上に接して設けられたものである。一方、第2のゲ ート配線802は、行方向に配置された島状の第3の電 極807と接続したものを指している。また、島状の第 1の電極805、第2の電極806、及び第3の電極8 07は、ソース配線803、電流供給線804と同様に 第1絶縁膜上に接して形成されたものである。

【0148】また、接続電極808~813は、第1の ゲート配線801、及び第2のゲート配線802と同様 に第2絶縁膜(以下、層間絶縁膜とも呼ぶ)上に形成さ れたものである。

【0149】また、画素部は、第2の半導体層901を 一方の電極とし、その第2の半導体層を接して覆う絶縁 膜を誘電体とし、もう一方の電極を第2の電極806と した保持容量905を含んでいる。

【0150】また、電流制御用TFT903と接続して いる接続電極810と接して重なるように画素電極81 4を配置する。また、画素電極814の端部はソース配 線803と重なる。なお、実際には、この画素電極81 4を陽極として、EL層、陰極、保護電極等を形成し、

アクティブマトリクス型EL表示装置が完成する。 【0151】消去用TFTの動作については特願平11 -338786号を参照すると良い。

【0152】消去用TFTのドレインは電流制御用TF Tのゲートに接続され、電流制御用TFTのゲート電圧 を強制的に変化させることができるようになっている。 なお、消去用TFTはnチャネル型TFTとしてもpチ ャネル型TFTとしても良いが、オフ電流を小さくでき るようにスイッチング用TFTと同一構造とすることが 好ましい。

【0153】また、本実施例ではスイッチング用TFT と消去用TFTとをマルチゲート構造としたが、特に限 定されず、スイッチング用TFT、電流制御用TFT、 または消去用TFTのいずれか1つ以上をマルチゲート 構造としてもよい。消去用TFTをマルチゲート構造と することによって、熱による消去用TFTの劣化を抑え ることができる。

【0154】なお、本実施例では画素内に3つのTFT を設けた構造を示したが、本発明のEL表示装置は画素 内にいくつのTFTを設けた構造としても良い。例え ば、四つ乃至六つまたはそれ以上のTFTを設けても構 わない。本発明はEL表示装置の画素構造に限定されず に実施することが可能である。

[0155] (実施例8] 本実施例では画素電極の端部 と接して重なる絶縁物をストライプ状に電流供給線また はソース配線と重なるように配置した例である。

【0156】図10は実施例7において、電極のみを示 した上面図を示している。実際には半導体層やコンタク トホールが存在しているが簡略化のために省略した。ま た、同じ符号を用いた箇所は同一である。なお、図10 において、鎖線で挟まれ電流供給線804と重なる部分 には絶縁物が形成されている。

【0157】まず、実施例7に示した図8の状態を得た 後、有機絶縁膜を形成し、所望の形状にエッチングす る。画素電極814の端部を覆うように有機樹脂膜から なる絶縁物1000、1001をストライプ状に形成す る。そして、有機樹脂膜からなる絶縁物1000、10 01の間にEL層1002が形成される。次いで、全面 に陰極1003が形成され、その上に保護電極100 4、保護絶縁膜1005が形成される。との絶縁物10 00、1001は隣りあう画素電極間で生じる短絡を防 止する役目を果たしている。また、陽極である画素電極 814と陰極1003との短絡を防ぐ役目を果たしてい

【0158】なお、本実施例はストライプ状に配置した 例を示したが、特に限定されず、画素電極の開口部とな る部分以外を覆う絶縁物を配置する構造としてもよい。 【0159】 (実施例9) 本実施例では、アクティブマ トリクス型EL表示装置において、生じる画像の輝度む 50 らを抑えるために、しきい値のばらつき∆Vthとチャ

ネル幅Wとチャネル長しとの比W/Lの範囲を定める方 法を以下に示す。

【0160】ととでは、各画素の発光輝度の差を± n% 以内に抑える例を示す。

【0161】まず、式1から式2を導きだす。

[0162]

【式1】

$$Id = \frac{1}{2} * \mu * C_0 * \frac{W}{L} * (Vgs - Vth)^2$$

[0163]

【式2】

$$\frac{W}{L}*(Vgs-Vth)^2 = \frac{2*Id}{\mu*C_0}$$

【0164】上記移動度μ、ゲート容量の容量値C。は TFTが形成された時点で固定された値である。また所 望の発光輝度でEL素子を光らせようとするとき、EL 素子の発光輝度と電流密度とは線形の関係にあるので、*

$$\frac{A}{(\text{Vgs}_{(\text{max})} - Vth)^2} \leq \frac{W}{L} \leq \left(\sqrt{1 + \frac{n}{100}} - 1\right)^2 * \frac{A}{\Delta Vth^2}$$

【0 1 6 9 】上記の式4及び式5を満たす範囲で△V t h及びW/Lの値を定めれば、ドレイン電流 I dのばら つきを± n %以内に抑えることが可能である。

【0170】例えばしきい値電圧のばらつき△Vthが TFTの作製プロセスによって固定されてしまう場合、 しきい値電圧のばらつき ΔV thの値から、式4及び式 5によってチャネル幅Wとチャネル長Lの比W/Lの範 囲が定まる。

【0171】またデザイン上の問題によってチャネル幅 Wとチャネル長Lの比W/Lの値が固定されてしまう場 合、チャネル幅Wとチャネル長Lの比W/Lの値から、 式4及び式5によってしきい値電圧のばらつきΔV t h の範囲が定まる。

【0172】上記構成によって、本発明のELディスプ レイは各画素が有する電流制御用TFTのしきい値電圧 のばらつきによる輝度むらを抑えることが可能になる。 実際には各画素の発光輝度の差を±5%以内、好ましく は±3%以内とすることが望ましい。

【0173】また、本実施例の構成は、実施例1~6の 40 いずれの構成とも自由に組み合わせることが可能であ

【0174】〔実施例10〕本実施例では、上記各実施 例において、EL層を形成する際に使用する成膜装置の 例を示す。

【0175】本実施例の成膜装置について図11を用い て説明する。図11において、1101は搬送室(A) であり、搬送室(A)1101には搬送機構(A)11 02が備えられ、基板1103の搬送が行われる。搬送 室(A) 1101は滅圧雰囲気にされており、各処理室 50

*ドレイン電流 I dの値も固定される。よって式2の右辺 は定数Aで置き換え、式3とする。

[0165]

【式3】

$$\frac{W}{L} * (Vgs - Vth)^2 = A$$

【0166】また各画素の発光輝度の差を± n %以内に 抑える場合は、しきい値電圧のばらつき Δ V t h δ ネル幅Wとチャネル長Lの比W/Lの関係式は以下の式 4、式5で表される。

[0167]

【式4】

$$|\Delta Vth| \le \left(\sqrt{1 + \frac{n}{100}} - 1\right) * \sqrt{A * L/W}$$

[0168] 【式5】

$$\leq \left(\sqrt{1 + \frac{n}{100}} - 1\right)^2 * \frac{A}{\Delta V t h^2}$$

とはゲートによって遮断されている。各処理室への基板 の受け渡しは、ゲートを開けた際に搬送機構 (A) によ って行われる。また、搬送室(A)1101を減圧する には、油回転ボンブ、メカニカルブースターボンブ、タ ーボ分子ポンプ若しくはクライオポンプなどの排気ポン プを用いることが可能であるが、水分の除去に効果的な クライオポンプが好ましい。

【0176】図11の成膜装置では、搬送室(A)11 01の側面に排気ボート1104が設けられ、その下に 排気ポンプが設置される。このような構造とすると排気 ポンプのメンテナンスが容易になるという利点がある。 【0177】以下に、各処理室についての説明を行う。 なお、搬送室(A)1101は減圧雰囲気となるので、 搬送室(A)1101に直接的に連結された処理室には 全て排気ポンプ (図示せず) が備えられている。排気ボ ンプとしては油回転ポンプ、メカニカルブースターポン ブ、ターボ分子ポンプ若しくはクライオポンプが用いち

【0178】まず、1105は基板のセッティング(設 置)を行うストック室であり、ロードロック室とも呼ば れる。ストック室1105はゲート1100aにより搬 送室(A)1101と遮断され、ことに基板1103を セットしたキャリア(図示せず)が配置される。なお、 ストック室1105は基板搬入用と基板搬出用とで部屋 が区別されていても良い。また、ストック室1105は 上述の排気ポンプと高純度の窒素ガスまたは希ガスを導 入するためのバージラインを備えている。

【0179】また、本実施例では基板1103を、素子 形成面を下向きにしてキャリアにセットする。これは後

に気相成膜(スパッタまたは蒸着による成膜)を行う際に、フェイスダウン方式(デポアップ方式ともいう)を行いやすくするためである。フェイスダウン方式とは、基板の素子形成面が下を向いた状態で成膜する方式をいい、この方式によればゴミの付着などを抑えることができる。

【0180】次に、1106は搬送室(B)であり、ストック室1105とはゲート1100bを介して連結され、搬送機構(B)1107を備えている。また、1108は焼成室(ベーク室)であり、ゲート1100cを介して搬送室(B)1106と連結している。なお、焼成室1108は基板の面の上下を反転させる機構を有する。即ち、フェイスダウン方式で搬送されてきた基板はことで一旦フェイスアップ方式に切り替わる。これは次のスピンコータ1109での処理がフェイスアップ方式で行えるようにするためである。また逆に、スピンコータ1109で処理を終えた基板は再び焼成室1108に戻ってきて焼成され、再び上下を反転させてフェイスダウン方式に切り替わり、ストック室1105へ戻る。

【0181】ところでスピンコータを備えた成膜室1109はゲート1100を介して搬送室(B)1106と連結している。スピンコータを備えた成膜室1109はEL材料を含む溶液を基板上に塗布することでEL材料を含む膜を形成する成膜室であり、本実施例ではスピンコータを備えた成膜室1109で高分子系(ポリマー系)有機EL材料を成膜する。なお、成膜されるEL材料は、発光層として用いるものだけでなく、電荷注入層または電荷輸送層をも含む。また、公知のいかなる高分子系有機EL材料を用いても良い。

【0182】発光層となる代表的な有機EL材料としては、PPV(ポリパラフェニレンビニレン)誘導体、PVK(ポリビニルカルバゾール)誘導体またはポリフルオレン誘導体が挙げられる。これはπ共役ポリマーとも呼ばれる。また、電荷注入層としては、PEDOT(ポリチオフェン)またはPAni(ポリアニリン)が挙げられる。

【0183】なお、本実施例ではスピンコータを用いた成膜室を示したが、スピンコータに限定する必要はなく、スピンコータに代えてディスペンサー、印刷またはインクジェットを用いた成膜室であっても構わない。【0184】また、本実施例の成膜装置は、実施例1~9のいずれの構成を自由に組み合わせた構成において、EL層を形成する際に使用することが可能である。

【0185】〔実施例11〕本発明を実施して形成されたEL表示装置は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。例えば、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的には40インチ以上)のELディスプレイ(EL表示装置を筐体に組み込んだディ

スプレイ)の表示部として本発明のEL表示装置を用いるとよい。

【0186】なお、ELディスプレイには、パソコン用ディスプレイ、TV放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電子器具の表示部として本発明のEL表示装置を用いることができる。

【0187】その様な電子器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、カーナビゲーションシステム、音響再生装置(オーディオ)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはコンパクトディスク(CD)、レーザーディスク(登録商標)(LD)又はデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、EL表示装置を用いることが望ましい。それら電子器具の具体例を図12に示す。

【0188】図12(A)はELディスプレイであり、 筐体2001、支持台2002、表示部2003等を含む。本発明は表示部2003に用いることができる。 E レディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。

【0189】図12(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明のEL表示装置は表示部2102に用いることができる。

【0190】図12(C)は頭部取り付け型のELディスプレイの一部(右片側)であり、本体2201、信号ケーブル2202、頭部固定バンド2203、表示部2204、光学系2205、EL表示装置2206等を含む。本発明はEL表示装置2206に用いることができる。

[0191]図12(D)は記録媒体を備えた画像再生 装置(具体的にはDVD再生装置)であり、本体2301、記録媒体(CD、LDまたはDVD等)2302、操作スイッチ2303、表示部(a)2304、表示部(b)2305等を含む。表示部(a)は主として画像情報を表示し、表示部(b)は主として文字情報を表示するが、本発明のEL表示装置はこれら表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装置には、CD再生装置、ゲーム機器なども含

まれうる。 【0192】図12 (E) は携帯型 (モバイル) コンビ 50 ユータであり、本体2401、カメラ部2402、受像

部2403、操作スイッチ2404、表示部2405等 を含む。本発明のE L表示装置は表示部2405に用い ることができる。

[0193]図12 (F) はパーソナルコンピュータで あり、本体2501、筺体2502、表示部2503、 キーボード2504等を含む。本発明のE L表示装置は 表示部2503に用いることができる。

【0194】なお、将来的にEL材料の発光輝度が高く なれば、出力した画像情報を含む光をレンズ等で拡大投 影してフロント型若しくはリア型のプロジェクターに用 いることも可能となる。

【0195】また、上記電子器具はインターネットやC ATV(ケーブルテレビ)などの電子通信回線を通じて 配信された情報を表示することが多くなり、特に動画情 報を表示する機会が増してきている。EL材料の応答速 度は非常に高いため、EL表示装置は動画表示に好まし いが、画素間の輪郭がほやけてしまっては動画全体もぼ けてしまう。従って、画素間の輪郭を明瞭にするという 本発明のEL表示装置を電子器具の表示部として用いる ことは極めて有効である。

【0196】また、EL表示装置は発光している部分が 電力を消費するため、発光部分が極力少なくなるように 情報を表示することが望ましい。従って、携帯情報端 末、特に携帯電話やカーオーディオのような文字情報を 主とする表示部にEL表示装置を用いる場合には、非発 光部分を背景として文字情報を発光部分で形成するよう に駆動することが望ましい。

【0197】 C C で 図 13 (A) は携帯電話であり、本 体2601、音声出力部2602、音声入力部260 3、表示部2604、操作スイッチ2605、アンテナ 2606を含む。本発明のEL表示装置は表示部260 4に用いることができる。なお、表示部2604は黒色 の背景に白色の文字を表示することで携帯電話の消費電 力を抑えることができる。

【0198】また、図13 (B) は音響再生装置、具体 的にはカーオーディオであり、本体2701、表示部2 702、操作スイッチ2703、2704を含む。本発 明のEL表示装置は表示部2702に用いることができ る。また、本実施例では車載用カーオーディオを示す が、据え置き型のオーディオに用いても良い。なお、表 40 示部2704は黒色の背景に白色の文字を表示すること で消費電力を抑えられる。これは携帯型のオーディオに おいて特に有効である。

【0199】以上の様に、本発明の適用範囲は極めて広 く、あらゆる分野の電子器具に用いることが可能であ る。また、本実施例の電子器具には実施例1~10に示 したいずれの構成のE L表示装置を用いても良い。

【0200】 〔実施例12〕本発明において、三重項励 起子からの燐光を発光に利用できるEL材料を用いるこ とで、外部発光量子効率を飛躍的に向上させることがで 50

きる。これにより、EL素子の低消費電力化、長寿命 化、および軽量化が可能になる。

【0201】ととで、三重項励起子を利用し、外部発光 量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adac hi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)

【0202】上記の論文により報告されたEL材料(ク マリン色素)の分子式を以下に示す。

[0203]

【化1】

[0204] (M.A.Baldo, D.F.O'Brien, Y.You, A.Shou stikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)

【0205】上記の論文により報告されたEL材料(P t 錯体)の分子式を以下に示す。

[0206]


[化2]

[0207] (M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199 9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu ra, T. Watanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Ma yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)

【0208】上記の論文により報告されたEL材料(I r 錯体) の分子式を以下に示す。

[0209]

[化3]



【0210】以上のように三重項励起子からの鱗光発光 を利用できれば原理的には一重項励起子からの蛍光発光 を用いる場合より3~4倍の高い外部発光量子効率の実 現が可能となる。

【0211】なお、本実施例の構成は、実施例1~実施 例11のいずれの構成とも自由に組み合わせて実施する ことが可能である。

【発明の効果】本発明によりマスク数及び工程数を増加 [0212] させることなく、高い開口率を実現した画素構造を有す 10 るアクティブマトリクス型EL表示装置を実現すること ができる。

【図面の簡単な説明】

本発明の画素部上面図を示す図。(実施例 【図1】 1)

本発明の画素部における等価回路を示す 【図2】 図。 (実施例1)

アクティブマトリクス基板の作製工程を示* 【図3】

*す図。 (実施例1)

アクティブマトリクス基板の作製工程を示 【図4】 す図。 (実施例1)

アクティブマトリクス基板の作製工程を示 [図5] す図。 (実施例1)

アクティブマトリクス型EL表示装置の外 【図6】 観上面図及び断面図を示す図。(実施例1)

本発明の画素部上面図を示す図。(実施例 [図7] 4)

本発明の画素部上面図を示す図。(実施例 【図8】 7)

本発明の画素部における等価回路を示す 【図9】 図。(実施例7)


本発明の画素部上面図及び断面図を示す 【図10】 図。(実施例8)

製造装置を示す図。(実施例10) 【図11】

電子機器の一例を示す図。(実施例11) [図12]


電子機器の一例を示す図。(実施例11) 【図13】


【図2】




【図13】








[図1]




【図3】





【図4】





















[図9]






(C)


【図7】




保持容量

















(B) E-E' 断面図







【図12】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.